<style>
.fx-hero{padding:clamp(24px,5vw,46px);border-radius:20px;background:linear-gradient(125deg,#16233d,#174e70 58%,#19816f);color:#fff}.fx-hero h2{color:#fff;margin:.35em 0}.fx-kicker{font-size:.8rem;font-weight:800;letter-spacing:.12em;color:#b8f3d9}.fx-grid{display:grid;grid-template-columns:repeat(3,minmax(0,1fr));gap:12px;margin:20px 0}.fx-card{padding:17px;border:1px solid #badbd5;border-radius:13px;background:#eff9f6}.fx-card strong{display:block;color:#126d69;font-size:1.05rem}.fx-table{overflow-x:auto;margin:20px 0}.fx-table table{width:100%;min-width:610px;border-collapse:collapse}.fx-table th,.fx-table td{padding:11px;border:1px solid #c7dedd;text-align:left;vertical-align:top}.fx-table th{background:#e5f3ef}.fx-flow{display:flex;gap:10px;margin:20px 0}.fx-flow div{flex:1;padding:16px;border-top:4px solid #248876;border-radius:10px;background:#f0f8f4}.fx-flow strong{display:block;color:#1a6d67}.fx-note{padding:17px 19px;margin:20px 0;border-left:5px solid #d59442;border-radius:9px;background:#fff8e9}.fx-steps{padding:17px 20px;border-radius:13px;background:#edf6f4}@media(max-width:760px){.fx-grid{grid-template-columns:1fr}.fx-flow{display:block}.fx-flow div{margin:9px 0}}
</style>
SEMICONDUCTORS / FD-SOI
7nm級の「性能」は、7nmプロセスの量産開始ではない
FDX Fusionの発表を、シリコン評価・設計キット・量産の3段階で読み解く。
3行で要約
- GlobalFoundries（GF）は2026年10月9日、ロボットや産業機器などの「物理AI」向けに、次世代FD-SOI基盤FDX Fusionの開発計画を発表した。[1]
- 同社は初代で7nm級のデジタル性能、初代FDXに対して2倍超の密度改善を見込む。ただし、いずれも発表時点の同社目標であり、第三者の量産実測値ではない。[1]
- 評価用シリコンは2027年初め、初期PDKは2027年半ば、ドレスデンでの製造開始は2028年の予定。今すぐ量産採用できる製品とは区別したい。[1][2]
背景：なぜ物理AIにFD-SOIか
物理AIは、センサーから環境を捉え、端末側で判断し、機械を制御し、通信する処理を指す。GFはこれをSTAC（Sense, Think, Act, Communicate）と呼ぶ。車載レーダー、ロボット、産業オートメーションなどでは、演算性能だけでなく低消費電力、アナログ信号処理、無線通信、組み込みメモリーを一つの設計にまとめる必要がある。[1]
FD-SOIは「完全空乏型のシリコン・オン・インシュレーター」で、絶縁層を利用したトランジスタ構造だ。GFの既存FDX製品はデジタル回路とアナログ・RFを同じチップに統合する方向で展開しており、ボディバイアスによる性能・電力の調整も特徴に挙げる。FDX Fusionはその延長線上にある。[1][3]
何が新しいのか：発表されたロードマップ
7nm級初代FDX FusionでGFが目指すデジタル性能の表現。物理的な寸法や他社7nmとの同等性を示す数値ではない。
2倍超GFが初代FDX技術に対して見込む密度改善。比較条件や量産歩留まりは未公表。
2028年ドイツ・ドレスデンでの製造開始計画。試作・設計開始の時期とは異なる。
GFが示す技術要素は、低リーク動作、アナログ・ミックスドシグナル、組み込み不揮発メモリー、インメモリーコンピューティング、RF回路などだ。RF性能は最大0.5THzのfT/fmaxを挙げるが、fT/fmaxはトランジスタの高周波特性を示す指標であり、製品の通信速度が0.5THzになる意味ではない。[1]
技術的なポイント：統合する対象を決める
設計時に分けて評価したい要素| 領域 | 発表にある狙い | 実務での確認点 |
|---|
| デジタル演算 | 7nm級の性能と密度向上 | 実測PPA（性能・電力・面積）、ライブラリー、検証済みIP。 |
|---|
| アナログ・RF | センサー、通信回路の統合 | ノイズ、干渉、周波数帯、測定条件。 |
|---|
| メモリー | 組み込み不揮発・インメモリー機能 | 容量、保持年数、書き換え耐久、温度条件。 |
|---|
| 供給 | ドレスデン拠点での製造 | PDK、試作枠、認定、量産能力と納期。 |
|---|
表の「確認点」は発表済み性能値ではなく、採用可否を判断するための編集上のチェック項目だ。GFの「世界最先端」という表現も同社の主張であり、独立比較結果として扱わない。[1]
開発者・企業への影響と実践例
用途がセンサー・制御・通信・推論を横断する場合、最先端デジタルノードだけを比較してもシステム全体のコストや電力は判断しにくい。GFはMIPS/ARCのプロセッサーIPやRISC-Vなどの設計エコシステムを活用できると説明する。一方、採用には実際のPDK（製造プロセスに合わせて回路を設計するためのデータ・ルール集）とIPの提供条件を確かめる必要がある。[1]
- 対象製品のセンサー入力、推論、制御、通信について、許容遅延・平均/ピーク電力・温度範囲を数値化する。
- 既存FDX、複数チップ構成、FDX Fusion候補を、チップ単体ではなく基板・電源・パッケージ込みで比較する。[3]
- GFへ初期PDK、評価用シリコン、必要なIP、RF/メモリーの設計ルールと測定条件を確認する。2027年の公開予定を前提に、設計日程へ余裕を持たせる。[1]
- 試作段階でPPA、歩留まり、温度、耐久性を自社要件に照らす。安全性が関係する機器では機能安全・認証を別途評価する。
リスクと限界：ロードマップは製品仕様ではない
性能・密度の数値はGFが示した期待値であり、比較対象や測定条件の詳細は発表にない。製造開始も計画で、量産供給、価格、歩留まり、車載認定が確定したわけではない。また、7nm「級デジタル性能」は、同名の製造ノードのトランジスタ寸法や、他社製品との性能一致を意味しない。設計判断には2027年以降のPDKと試作データが必要だ。[1]
今後注目すべき点
2027年の評価用シリコンとPDK提供、性能測定条件、RF・メモリーIPの実装範囲、ドレスデン拡張の進捗を追いたい。GFは同拠点のSPRINT拡張について、2028年末までに年間100万枚超の300mmウエハー生産能力を目指すと説明するが、これは工場全体の計画値でありFDX Fusion専用の確約容量ではない。[2]
最終確認日：2026年10月12日（日本時間）
参照元
- GlobalFoundries：FDX Fusionロードマップ発表 — 2026年10月9日の技術目標と予定。
- GlobalFoundries：ドレスデンSPRINT拡張の発表 — 同日の製造拠点・能力計画。
- GlobalFoundries：FDX FD-SOI技術概要 — 既存FDXの特徴とFDX Fusionの位置づけ。