Intel FoundryとASMLは2026年9月8日、High-NA EUVを使った累計ウエハー処理が100万枚を超えたと発表しました。

この数字には装置認定、研究開発、量産が含まれ、すべてが完成品向けという意味ではありません。それでも、NA 0.55の次世代露光技術が研究装置から量産工程へ移ったことを示す重要な節目です。

IntelはIntel 18Aの一部レイヤーと、一部のCore Ultra Series 3(Panther Lake)にHigh-NA EUVを使用しています。微細化だけでなく、複数回露光を1回へ減らし、工程数・欠陥・サイクルタイムを抑える可能性が焦点です。

SEMICONDUCTOR MILESTONE / 2026

High-NA EUVが「実験」から「選択的な量産」へ

100万枚超累計処理ウエハー
0.55 NAEXE光学系
8nm公称解像度
13.5nmEUV光の波長

Intel・ASML公式発表およびASML製品資料。100万枚には認定・研究・選択レイヤーの量産を含みます。

High-NA EUVとは

半導体露光は、回路パターンを光でシリコンウエハーへ転写する工程です。印刷できる最小寸法は、概念的に次のRayleigh式で表されます。

CD = k1 × λ ÷ NA

CDは最小寸法、λは光の波長、NAは開口数です。同じ13.5nmのEUV光でも、NAを0.33から0.55へ上げると、より細いパターンを転写しやすくなります。

ASMLのEXEプラットフォームは1メートル級の鏡を含む新しい光学系を使い、公称8nmの解像度を実現します。High-NAは「高い数値開口」という意味で、より広い角度の光を集め、微細な像を形成します。

項目従来EUV(NXE)High-NA EUV(EXE)実務上の意味
NA0.330.55より高い解像力
EUV波長13.5nm13.5nm光源より光学系を刷新
公称解像度約13nm8nm微細レイヤーを単純化しやすい
主な段階広範な量産選択レイヤーで量産導入全面置換ではなく併用

何が新しいのか

2026年4月時点のASML公表は50万枚超、装置可用性80%超でした。今回の発表では累計100万枚を超え、Intelはオーバーレイ、スループット、可用性が期待を満たしていると説明しています。

Intel 18AでHigh-NAを使ったレイヤーは、NA 0.33のNXEでパターニングした同等レイヤーと比べ、性能が同等以上だと両社は主張しています。ここでの「性能」が歩留まり、電気特性、寸法精度のどの指標をどの程度含むかは詳細が公開されていないため、第三者が再現できる比較値ではありません。

発表時点で重要なのは、次の3点です。

  1. 選択レイヤーながら実製品の量産に使用されている。
  2. 研究・認定を含む累計処理量が半年弱で約2倍になった。
  3. 標準6インチマスクを生かすreticle stitchingの開発が進んでいる。

マルチパターニングを減らす価値

解像度が不足すると、1つの回路レイヤーを複数のマスクと露光工程へ分割するマルチパターニングが必要です。工程が増えるほど、位置合わせ誤差、欠陥機会、製造日数、材料とエネルギー使用量が増えます。

High-NAで複数回露光を1回へ集約できれば、装置単体の消費電力が大きくても、ウエハー全体の工程では効率が上がる可能性があります。ASMLの2025年年次報告は、High-NAの単一パターニングが従来EUVのマルチパターニングと比べ、ウエハー当たりのScope 1・2運用排出量を最大30%削減し得るというモデル結果を示しています。

この30%は実測済みの全製品平均ではなく、ASMLの将来工程モデルによる可能性評価です。製品レイヤー、歩留まり、装置稼働率で結果は変わります。

0.33 NA+複数露光

露光 → 現像 → エッチングを複数回。工程と位置合わせが増える。

0.55 NA+単一露光

対象レイヤーを1回で形成できれば、工程数と欠陥機会を削減。

Panther LakeとIntel 18Aへの意味

Intelは一部のCore Ultra Series 3、コードネームPanther Lakeの選択レイヤーへHigh-NAを使用しています。またIntel 18AのHigh-NAレイヤーも、従来EUVと比較可能な性能に達したとしています。

ただし、チップ全レイヤーがHigh-NAで作られるわけではありません。回路寸法、コスト、既存装置の能力に応じて、DUV、NA 0.33 EUV、NA 0.55 EUVを使い分けます。編集上の推論として、初期段階では最も微細化効果が高く、工程削減額が装置費用を上回るレイヤーから採用が進むでしょう。

reticle stitchingが重要な理由

High-NAの光学系は投影範囲に制約があり、大きなチップを1回の露光領域へ収めにくくなります。Reticle stitchingは複数の露光領域を高精度につなぎ、大型ダイを形成する技術です。

IntelとASMLは、現在の標準6インチマスクを使うstitchingの更新をSPIE会議で共有するとしています。成功すれば、大型AIアクセラレーターや高性能CPUでHigh-NAを使える範囲が広がります。一方、境界の位置合わせと欠陥管理は新しい量産課題になります。

PC・デバイスへの影響

  • 短期:High-NAは一部レイヤーに限られ、消費者が仕様表で直接選ぶ機能ではない。
  • 中期:工程削減と歩留まり改善が進めば、高性能CPUやAIチップの供給量とコストへ影響する。
  • 長期:2nm級以降のロジックと同等密度のメモリで、微細化継続の主要手段になる。

PC購入の判断では「High-NA製造」だけを理由に選ばず、実測性能、消費電力、価格、ソフトウェア対応を見るべきです。製造技術は性能の可能性を作りますが、製品性能を単独で決めません。

リスクと限界

  1. 装置コストと供給:巨大で複雑なEXE装置の台数・保守能力が量産速度を制約する。
  2. アナモルフィック光学:露光領域と設計ルールが従来EUVと異なり、マスクやEDA対応が必要。
  3. 歩留まり:100万枚は処理量であり、良品率や製品出荷数を直接示さない。
  4. 選択レイヤー:現時点では全工程の置換ではない。
  5. エネルギー:装置単体の消費量と、工程削減後のウエハー全体消費を分けて評価する必要がある。
  6. ベンダー発表:性能・期待達成はIntelとASMLの主張で、詳細な第三者データは限定的。

今後注目すべき点

次に見るべき数字は、量産装置の可用性、1時間当たり処理枚数、レイヤー別歩留まり、stitching境界の欠陥率、従来EUV比の総工程コストです。

また、Intel以外のロジック・メモリメーカーがいつ量産へ採用するか、EXE:5000から次世代装置へ移る際に生産性がどこまで上がるかも、半導体供給全体を左右します。

参照元

最終確認日:2026年9月14日

Previous Post Next Post